joeydeng 发表的帖子

joeydeng · Xilinx/Altera/FPGA/CPLD/Verilog

@Beta_vulgaris
请问gEDA怎么导入到easyeda呢？
gEDA导出的gerber能发一个吗？
我画了一个
是4层板但是因为GND过信号线的原因我的板子ddr不能在正常频率下运行（1066mhz），也没有找到什么原因，所以想打样测试一下，看看是配置还是板子的问题

joeydeng · 君正Ingenic/X1000/X2000/T10/T20/T30

@qlOvQlp
大佬的hdk能开源上来看一下吗？😀😀

joeydeng · » 2023-09-09 17:19:37

joeydeng 说：

太强了，所以sdk有大佬开源吗😀😀

说错了🤣是hdk

joeydeng · » 2023-09-09 17:18:05

太强了，所以sdk有大佬开源吗😀😀

WhyCan Forum(哇酷开发者社区)