WhyCan Forum

人过留名,雁过留声,感谢各位朋友不离不弃地支持。 QQ: 516333132 (挖坑网/填坑网) admin@whycan.cn

您尚未登录。

#1 2019-06-14 14:56:48

tianjjff
会员
注册时间: 2018-12-24
累计积分: 27

F1C100S PE11 CLK_OUT输出时钟问题

有哪位大神试过100S PE11输出时钟的,怎么配置都无法输出时钟

离线

#2 2019-06-14 15:05:51

还能这么玩
会员
注册时间: 2019-04-14
累计积分: 105

Re: F1C100S PE11 CLK_OUT输出时钟问题

联系上下文看, 这个应该是 Camera 的 MCLK 引脚? 让摄像头省掉有源晶体的。

如果是的话, 是否需要使能 Camera ?

最近编辑记录 还能这么玩 (2019-06-14 15:06:27)

离线

#3 2019-06-14 15:14:00

tianjjff
会员
注册时间: 2018-12-24
累计积分: 27

Re: F1C100S PE11 CLK_OUT输出时钟问题

还能这么玩 说:

联系上下文看, 这个应该是 Camera 的 MCLK 引脚? 让摄像头省掉有源晶体的。

如果是的话, 是否需要使能 Camera ?

是的,驱动摄像头,想省掉晶振,使能了CSI时钟和使能CSI_EN,测试都没有发现有时钟输出

离线

#4 2019-06-14 15:34:42

smartcar
会员
注册时间: 2018-02-19
累计积分: 412

Re: F1C100S PE11 CLK_OUT输出时钟问题

引脚复用应该也设置了吧,最好贴一下代码分析

离线

#5 2019-06-14 15:41:22

tianjjff
会员
注册时间: 2018-12-24
累计积分: 27

Re: F1C100S PE11 CLK_OUT输出时钟问题

smartcar 说:

引脚复用应该也设置了吧,最好贴一下代码分析

首先设置IO为CSI,然后配置上拉,打开CSI时钟,复位CSI,使能CSI_EN
    //-----SET CSI IO  ----------------------

    PE_CFG0 &= 0X00000000;
    PE_CFG0 |= 0X22222222;
   
    PE_CFG1 &= 0XFFFF0000;
    PE_CFG1 |= 0X00002222;

    PE_PULL0 &= 0XFF000000;
    PE_PULL0 |= 0X00555555;


    DRAM_GATING_REG |= 0x02;
    delay_ms(1);
        
    //---open csi clk-------
    BUS_CLK_GATING_REG1 |= (1 << 8);

    //---CSI-CLK EN --------------
    CSI_CLK_REG &= ~((1 << 15) | (7 << 8) | (0X0F << 1));
    CSI_CLK_REG |= ((1 << 15) | (5 << 8) | (1 << 1));
   
    //--csi reset--------------
    BUS_SOFT_RST_REG1 |= (1 << 8);

        //---CSI_EN----------
    CSI_EN_REG |= 0x01;

离线

#6 2019-06-14 15:46:39

晕哥
Administrator
注册时间: 2017-09-06
累计积分: 8,147

离线

#7 2019-06-14 15:51:10

tianjjff
会员
注册时间: 2018-12-24
累计积分: 27

离线

#8 2019-06-14 15:53:11

晕哥
Administrator
注册时间: 2017-09-06
累计积分: 8,147

Re: F1C100S PE11 CLK_OUT输出时钟问题

不用谢,坐等好消息。

离线

#9 2019-06-15 09:33:23

Quotation
会员
注册时间: 2018-10-04
累计积分: 113

Re: F1C100S PE11 CLK_OUT输出时钟问题

CSI_CLK的意思不是摄像头MCLK,是芯片内CSI功能的时钟。
摄像头MCLK我是用F1C100s的PWM代替有源晶振,PE12(PWM0)调成12M输出,妥妥的。

离线

#10 2019-06-15 10:10:30

smartcar
会员
注册时间: 2018-02-19
累计积分: 412

Re: F1C100S PE11 CLK_OUT输出时钟问题

Quotation 说:

CSI_CLK的意思不是摄像头MCLK,是芯片内CSI功能的时钟。
摄像头MCLK我是用F1C100s的PWM代替有源晶振,PE12(PWM0)调成12M输出,妥妥的。

请教这个如何实现呢?

离线

#11 2019-06-15 10:18:36

Quotation
会员
注册时间: 2018-10-04
累计积分: 113

Re: F1C100S PE11 CLK_OUT输出时钟问题

你是裸奔代码吗?参考https://whycan.cn/t_1457.html代码里的PWM驱动。duty和period要参考手册计算一下,忘了是多少了,可以调成12MHz占空比50%的波形。

离线

#12 2019-06-15 14:33:50

tianjjff
会员
注册时间: 2018-12-24
累计积分: 27

Re: F1C100S PE11 CLK_OUT输出时钟问题

Quotation 说:

你是裸奔代码吗?参考https://whycan.cn/t_1457.html代码里的PWM驱动。duty和period要参考手册计算一下,忘了是多少了,可以调成12MHz占空比50%的波形。

还有这种操作,没想到用这一种方法,试一下

离线

#13 2019-06-15 15:11:03

tianjjff
会员
注册时间: 2018-12-24
累计积分: 27

Re: F1C100S PE11 CLK_OUT输出时钟问题

period大概83的样子,12M波形

离线

页脚